2025-03-24LU是 Latch Up的簡寫(xie) ，即閂鎖效應，也叫可控矽效應，表征芯片被觸發低阻抗通路後、電源VDD到GND之間能承受的最大電流。非車規芯片的規格書(shu) 中通常都不會(hui) 提供這個(ge) 參數，而車規芯片的規格書(shu) 中通常都會(hui) 明確標注出來這個(ge) 參數。這也是一個(ge) 極為(wei) 重要卻極容易被電子工程師忽略的參數。
閂鎖效應是CMOS工藝所特有的寄生效應，是由NMOS的有源區、P襯底、N阱、PMOS的有源區構成的N-P-N-P結構而產(chan) 生的，當其中一個(ge) 三極管正偏時，就會(hui) 構成正反饋形成閂鎖。ESD 和相關(guan) 的電壓瞬變都可能會(hui) 引起閂鎖效應，是半導體(ti) 器件失效的主要原因之一。一旦觸發閂鎖效應，即會(hui) 產(chan) 生一個(ge) 低阻抗通路，如圖1，當Q1或者Q2被異常觸發導通後，會(hui) 使芯片的VDD和GND之間產(chan) 生大電流，如果芯片的VDD端流入的電流超過芯片Latch up能承受的電流極限，就可能會(hui) 燒毀芯片。
圖1 CMOS寄生BJT示意圖及等效電路（注:圖片來源於(yu) 網絡）
芯片被觸發進入Latch up狀態後，隻有重新上電才能脫離這個(ge) 鎖定狀態。
芯片研發工程師在設計層麵會(hui) 采用多種手段來防禦閂鎖的產(chan) 生，但是難以根除。在應用層麵，電子工程師就需要在應用電路層麵做適當的防禦措施：
1）在輸入端和輸出端加鉗位電路，使輸入和輸出不超過規定電壓。
2）芯片的電源輸入端加去耦電路，防止VDD端出現瞬間的高壓。
3）在VDD供電腳加限流電阻，保證觸發Latch up後的通路極限電流小於(yu) 芯片承受的能力，保護芯片不被損壞。
4）當係統由幾個(ge) 電源分別供電時，開關(guan) 要按下列順序：開啟時，先開啟CMOS芯片的電源，再開啟輸入信號和負載的電源；關(guan) 閉時，先關(guan) 閉輸入信號和負載的電源，再關(guan) 閉CMOS芯片的電源。
